| 기술분야 |
Digital System Design with HDL High-Level Synthesis High-Level Hardware Functional Verification SoC 설계 및 검증 |
| 산업협력분야 |
본 연구실은 최신 설계 및 검증 언어의 습득을 통해 시스템 설계 및 상위 수준 합성과 검증 분야에 다수의 논문을 발표하고 많은 연구를 진행하고 있는바 디지털 시스템 설계, SoC/임베디드시스템 설계 및 검증에 있어 강점을 가진다고 할 수 있다. 따라서 현재 그 중요도가 높아지고 있는 임베디드시스템과 SoC의 설계 및 검증 분야에 있어서 산학 협력을 통해 공동 연구를 진행하고자 한다. |
| 연구실적 |
최근 5년간 SCIE급 논문 4편 발표, 국내 주요 학회 논문 3편 발표 국내 및 국제 학술대회 36편 발표 |
| 논문 |
C-to-SystemC 합성기의 설계 및 구현(2009. 4) 전용 PLD를 가진 새로운 SoC 플랫폼 (2007.10) Design of a reversible PLD architecture(2007.3 [SCIE급]) High-level synthesis using SPARK and systolic array(2006.3[SCIE급]) Super semi-systolic array-based application-specific PLD architecture(2006.3[SCIE급]) 비트 수준 슈퍼 시스톨릭 어레이의 설계(2005.12[대한전자공학회]) A new application-specific PLD architecture(2005.6[SCIE급]) |
| 특허 |
|
